在高速系統中，首先考慮接地和互連線E的傳輸延遲時間。系統速度受信號線上的傳輸時間影響很大。雖然集成電路內部處理速度很快，但由于PCB板上普通互連線上的延遲時間較長，導致系統總延遲時間增加，進而導致系統整體速度下降，這一點在高速移位寄存器、同步計數器等步器件尤為明顯。因此，如果系統由多塊PCB板組成。對于擁有這些特性的高速器件應盡量放在同一個PCB板上，從而避免出現因主PCB板至不同插件板上的時鐘信號傳渝延遲時間不相等面導致移位寄存器等器件產生移位錯誤的問題。

　　在高速 PCB 設計中，信號層的空白區域可以敷銅，而多個信號層的敷銅在接地和接電源上應如何分配？

　　一般在空白區域的敷銅絕大部分情況是接地。 只是在高速信號線旁敷銅時要注意敷銅與信號線的距離， 因為所敷的銅會降低一點走線的特性阻抗。也要注意不要影響到它層的特性阻抗。

　　高速電路PCB的布線設計原則

　　1．使邏輯扇出小化，只帶一個負載。

　　2．在高速信號線的輸出與接收端之間盡可能避免使用通孔，避免引腳圖形的十字交叉。尤其是時鐘信號線，需要特別注意。

　　3．上下相鄰兩層信號線應該互相垂直，避免拐直角彎。

　　4．并聯端接負載電阻應盡可能靠近接收端。

　　5．為保證小反射，所有的開路線（或沒有端接匹配的線）長度必須滿足以下式：

　　Lopen——開長路線度(inches)

　　trise——信號上升時間（ns）

　　tpd——線的傳播延遲（0.188ns/in——按帶線特性）。

　　6．當開路線長度超過上式要求的值時,應使用串聯阻尼電阻器，串聯端接電阻應該盡可能地接到輸出端的引腳上。

　　7．保證模擬電路和數字電路分開，AGND和DGND必須通過一個電感或磁珠連接在一起，并盡可能在接近A/D轉換器的位置。

　　8．保證電源的充分去耦。

　　9．好使用表面安裝電阻和電容。

　　如何避免高頻干擾？

　　避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾(Crosstalk)�？捎美蟾咚傩盘柡湍M信號之間的距離，或加 ground guard/shunt traces 在模擬信號旁邊。還要注意數字地對模擬地的噪聲干擾。